马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
有个EDA软件开发项目,尝试在此众筹。有钱出钱,有力出力,有关系出关系,都可以成为合伙人!
很多年以来,IC设计公司总是花费大量的内部资源在一个项目的时序收敛上。设计规模不大时,其工作量和复杂度可以接受,但是当设计越来越大时,其工作量和复杂度会大大增加,其小作坊式的时序优化模式在大型设计中已无法满足工作量、效率,成本,正确性和时序优化质量等重要因素的要求。 集成电路时序优化锦囊工具(IC Timing Opt Kit Tool,简称TOK)则应运而生,它能满足目前三个紧迫的需求: 一、在保证大型芯片设计质量的同时提高时序收敛的效率。 二、通过自动优化程序来降低设计团队人工成本。
三、能够通过实时监控时序收敛结果来有效地缩减设计开发时间成本。
融资计划书如下:
时序优化锦囊工具.pdf
(224.99 KB, 下载次数: 81 )
如果你有意向,可以扫描本人头像加微信来详细了解。 |