在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2859|回复: 5

[原创] cadence后仿,提取c_cc为什么进行dc仿真后,输出静态电压变了

[复制链接]
发表于 2015-12-4 12:57:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
提取c_cc后,静态输出变化好大。为什么提取的电容会引起静态电压变化这么多?
发表于 2015-12-4 15:04:10 | 显示全部楼层
电容不会引起DC值变化,而是SA SB 等效应
发表于 2015-12-4 16:50:08 | 显示全部楼层
注意看提取后的网表是否真正接地,一般提取R时候会出现类似问题
 楼主| 发表于 2015-12-4 22:05:24 | 显示全部楼层
[img][/img]
请问用cadence进行LVS的结果显示绿色笑脸,但是ERC results中,checking floating.psub有红色叉号。这是为什么?新手求教。
发表于 2018-12-16 12:59:21 | 显示全部楼层
发表于 2019-10-31 19:01:26 | 显示全部楼层


liu_c 发表于 2015-12-4 22:05
[/img]
请问用cadence进行LVS的结果显示绿色笑脸,但是ERC results中,checking floating.psub有红色叉号。 ...


同问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-13 01:00 , Processed in 0.017575 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表