在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3392|回复: 4

[讨论] diode在IO作ESD保护的问题

[复制链接]
发表于 2015-12-1 14:14:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做逆向时发现在IO 的NMOS drive 的区域,NMOS管的漏端到gnd 接有N+/psub二极管,w*l=1*15,f=3。请问各位大神此二极管的意义是什么,既然有了大尺寸的驱动管和ggnmos,此diode 还有没有存在的必要,或者有什么优缺点
发表于 2015-12-1 15:44:56 | 显示全部楼层
NMOS的drain端和Psub之间本身就是二极管.
如果有单独的二极管, 需要看具体的版图才能分析其可能作用.
 楼主| 发表于 2015-12-4 09:33:04 | 显示全部楼层
本帖最后由 ss221146 于 2015-12-7 19:51 编辑

回复 2# albertyin

就是除了寄生二极管之外的单独的二极管,如图片所示.


sch

sch

layout

layout
发表于 2015-12-4 13:38:06 | 显示全部楼层
图片看不到
发表于 2015-12-23 08:01:20 | 显示全部楼层
楼主展示的布局看来就是一般的IO布局。没有看到二极管。所以,电路图显示的二极管应该是IO cell的betlist吧。里面的二极管其实就是Boron implant 的NMOS,布局上是看不到的,因为这个二极管就是NMOS的drain。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:18 , Processed in 0.021370 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表