在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10176|回复: 10

[求助] 进行LVS验证时,出现ERC Pathchk Polygons Database 问题

[复制链接]
发表于 2015-11-30 14:51:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 huangying_2000 于 2015-11-30 15:00 编辑

_)HSDC0G0D9GSGS3[Y_L[$G.jpg
发表于 2015-11-30 17:28:15 | 显示全部楼层
问问电路设计人员看看报错的地方是否有问题


回复 1# huangying_2000
发表于 2015-12-11 14:00:55 | 显示全部楼层
QQ图片20151211140141.png
发表于 2015-12-11 14:01:51 | 显示全部楼层
有些是误报的,并不是你每条信号线必须要连到power或者gnd上
发表于 2015-12-11 14:45:36 | 显示全部楼层
这个不用改的
发表于 2015-12-15 18:54:55 | 显示全部楼层
有些仅仅是warning, 与desinger 确认对应的电路设计没问题, 就可以了.
发表于 2021-12-30 11:44:39 | 显示全部楼层
image.png 那请问这些错误需要修改吗?像这些错误很难找到其错误的根源在哪里?还请大佬们多多指教。
发表于 2022-10-6 11:39:01 | 显示全部楼层


想问问这个文件叫什么 在PDK的哪里可以找到

发表于 2022-10-7 11:04:39 | 显示全部楼层
谢谢分享
发表于 2024-8-27 13:45:55 | 显示全部楼层
很好的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:49 , Processed in 0.023528 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表