xilinx ise的chipcore抓取信号问题

chang75161

在抓取信号时一直显示waiting for core be to armed ，slow or stopped clock，就这样一直持续，没有信号出现，请问下是什么原因呢，该怎么解决

菜鸟要飞

没时钟了

无限畅想2012

顶顶楼主，共同学习，我刚接触

chang75161

回复 2# 菜鸟要飞
那该这么解决呢

菜鸟要飞

回复 4# chang75161


   先看看你chipscope使用的时钟有没有

chang75161

回复 5# 菜鸟要飞
有的，，昨天前几天都抓到过，今天早上加了一段代码对代码的输出进行采集后，前面全部没变，就没采集到了，显示提出的问题那种情况。，，采集的信号也不多，就15个bit

菜鸟要飞

回复 6# chang75161


   那就不知道了，一般这个提示都是时钟出问题，你说时钟没问题，那就不造了

chang75161

回复 7# 菜鸟要飞
哦，这几天一直都是用那些时钟做的，，就今天出问题了，以前也出现过这问题，是抓取信号过多导致，最后减少了就可以解决，但是现在的抓取信号已经我减少到最小了，还是没用，真不知道什么回事

mengyuwei290

我也是这样的问题。。。   怎么办呢

justfigo

回复 1# chang75161


   肯定是没有时钟了，这种情况重新生成加入chipscope核，重新map place&route一遍，生成bit，再试试，一般都没问题，感觉是chipscope的bug，遇到过很多次，莫名其妙。