[求助] 关于top level design的derive pg net的一个问题

[复制链接]

shajingwang

发表于 2015-11-20 21:56:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

在做icc2009lab时，在fp阶段，derive pg nets时，脚本如下：derive_pg_connection -power_net VDD -power_pin VDD -ground_net VSS -ground_pin VSS
derive_pg_connection -power_net VDDO -power_pin VDDO -ground_net VSSO -ground_pin VSSO
derive_pg_connection -power_net VDDQ -power_pin VDDQ -ground_net VSSQ -ground_pin VSSQ

然后guide上提到：
This design has two additional P/G signals that are used in the periphery area: VDDO/VSSO, and VDDQ/VSSQ:

这里说的periphery area是指的 pad的post-driver部分吧

additional, Design

[求助] 关于top level design的derive pg net的一个问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1