在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3810|回复: 4

[求助] memory compiler 产生rom 的verilog模型 输入的code file怎么写?

[复制链接]
发表于 2015-11-9 15:08:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚刚接触mc,需要产生若干个rom的verilog模型,但是不知道输入的codefile怎么写,请教各位。比如我产生一个 words=256,mux=16,bits=34的rom,codefile该怎么写?
发表于 2015-11-9 17:55:00 | 显示全部楼层
记得夏宇闻的verilog书里面有讲过一种dat格式的,就是直接把0/1写成矩阵。
不知mem compiler是不是这种
发表于 2015-12-10 16:38:39 | 显示全部楼层
~~~~~~~~~~~~~
发表于 2016-2-6 15:08:34 | 显示全部楼层
i need compilers
发表于 2021-7-14 15:15:57 | 显示全部楼层
有解决的话,楼主贴出来呗!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:19 , Processed in 0.021166 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表