设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › memory compiler 产生rom 的verilog模型输入的code fil ...

发新帖

查看: 3680|回复: 4

[求助] memory compiler 产生rom 的verilog模型输入的code file怎么写？

发表于 2015-11-9 15:08:50 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

刚刚接触mc，需要产生若干个rom的verilog模型，但是不知道输入的codefile怎么写，请教各位。比如我产生一个 words=256，mux=16，bits=34的rom，codefile该怎么写？

Compiler, Memory, ROM

相关帖子

回复

发表于 2015-11-9 17:55:00 | 显示全部楼层

记得夏宇闻的verilog书里面有讲过一种dat格式的，就是直接把0/1写成矩阵。
不知mem compiler是不是这种

回复支持反对

发表于 2015-12-10 16:38:39 | 显示全部楼层

~~~~~~~~~~~~~

回复支持反对

发表于 2016-2-6 15:08:34 | 显示全部楼层

i need compilers

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-14 15:15:57 | 显示全部楼层

有解决的话，楼主贴出来呗！

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-6-26 21:13 , Processed in 0.092408 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表