小数分频锁相环SDM

cao578147026 · 发表于 2015-11-5 16:15:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求问小数分频锁相环中的SDM，它的时钟为什么要接分频器的输出而不是直接接参考源的时钟？

xuriver2012 · 发表于 2015-11-5 16:59:58

那是必须得，本来你的小数分频也是对于输出信号而言么。既然是对输出信号分频，当然要用输出信号作调制器输入时钟了

lwjee · 发表于 2015-11-5 19:54:15

timing

rong00i8 · 发表于 2015-11-7 05:27:17

because data generated from sdm will be sampled by divider clock

18482100828 · 发表于 2016-12-21 14:41:49

学习了

fenling98 · 发表于 2016-12-21 17:52:55

XUEXIXUEXI

tang66521 · 发表于 2016-12-21 19:00:27

不知道有没有相关论文，可以推荐下

jianchongzhou · 发表于 2016-12-22 13:40:14

主要是divider的时序问题

行三米 · 发表于 2017-6-13 17:09:11

帖子都两年了但是还是想凑一下热闹，timing的说法本人认为欠妥。其实像2楼说的这个是必须的。

SDM在每个时钟下都会给MMD重新load一个分频比，如果用了FREF作为时钟，那么一定存在一个时钟来了之后，上一次的分频还没有跑完，或者一个分频跑完了之后时钟还没有来的情况。所以只有用FDIV才能保证每次刚跑完前一次的分频新的分频被load到MMD。

tang66521 · 发表于 2017-6-13 17:25:58

回复 9# 行三米

那如果采用了参考频率做时钟，会出现什么问题？锁定不了吗？还是会增加锁定时间？

[求助] 小数分频锁相环SDM

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1