在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3691|回复: 3

关于QuartusII中的Virtual Pin设置

[复制链接]
发表于 2007-5-24 10:57:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在设计中,分析一个子模块的资源占用率时,遇到如下问题,不知是不是能准确估出:

一般的I/O Pin在综合布局布线的时候会占用FPGA的资源,如果我把所有的I/O都设置为Virtual Pin,

是不是这些I/O在综合布局布线时,占用FPGA的资源就不统计,而只分析我除了管脚以外所占用的资源呢??
 楼主| 发表于 2007-6-8 09:05:25 | 显示全部楼层
我自己跑了一下,如果把多个输出与成单比特的话,资源占用会比设成virtual pin少很多,不过自己还是不确定,
请教指点,谢谢!
发表于 2007-6-11 13:10:28 | 显示全部楼层
really? I don't think it will have much change with/without setting virtual pins.
 楼主| 发表于 2007-6-13 19:12:56 | 显示全部楼层
是的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:38 , Processed in 0.024632 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表