在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2530|回复: 5

[求助] 为什么 spare cell 要把它们的输入全部接logic0, 而输出悬空呢?

[复制链接]
发表于 2015-10-25 10:23:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
难道这么接只是暂时的?ECO用到的话,会打断 tie 连接,然后连到其他cell的输出?
还是直接就用这样连接好的spare cells 来增加逻辑。

这么接的目的又是什么呢?
发表于 2015-10-25 15:18:03 | 显示全部楼层
从LVS、布线、布局、功耗的角度讲,这样最好
发表于 2015-10-26 06:55:34 | 显示全部楼层
floating 怕有泄漏电流, 主要是1或者0 不定态导致的

通常所有gate输入都不允许floating, 输出则可以floating,因为输出有可能用不到,比如QN,
发表于 2015-10-26 14:21:39 | 显示全部楼层
版主定海神针啊
 楼主| 发表于 2015-10-28 10:30:58 | 显示全部楼层
回复 3# icfbicfb


   版主大大好,输出floating时为了防止泄露电流,那输入不 floating是为了防止什么呢?如果floating会造成什么后果?
发表于 2015-10-30 17:17:57 | 显示全部楼层
回复 3# icfbicfb


    学习了!谢谢版主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:43 , Processed in 0.019131 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表