在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4677|回复: 0

[求助] 请教大家一个关于questasim仿真system verilog interface的问题

[复制链接]
发表于 2015-10-17 20:49:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下window下questasim怎样仿真interface?

为何我仿真时被报错,提示我例化的interface是unknown type?


我是在一个单独的.sv中写的interface,然后在仿真文件中include进来的。使用vivado编译时没有问题,但是使用questasim仿真时虽然也提示
compiling interface xxxx,但是会报错,提示我使用这个interface进行例化时是unknown type。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 17:22 , Processed in 0.017168 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表