实际电路碰到的ESD问题，求高手指点

zyp96

1.坏片FIB后，静态电流多少;回答：大概打坏一个管脚会产生0.04mA的电流，3V的情况下测试的结果，这个产品实际的良品的静态电流很小，只有1-2uA；
2.你这个端口的ESD工作电压和里面的INV的工作电压都是一样的？多少伏；内部INV和外部ESD的VDD是相等的；正常工作是3.3V；
3.你这样做ESD还可以，200多ohm够使了；电阻是用去掉SAB的POLY电阻做的；
4.如果是ESD，应该是IO通过P-ESD跑到电源上，然后电源ESD(GGNMOS) Vt1比较高，把内部器件干死了，但是未必是这两个INV；目前还没有可靠证据，所以还不能真实确定是哪里的问题；
5.ESD BUS电阻大概多大？   这个BUS电阻我不清楚指的是那里的电阻，是说VDD和GND吗？这个应该比较小，ESD的VDD和GND，有15um左右宽，且是单独的线（这里指和内部的电路使用的电源线是分开走线的）；
6.断电过塑料包装的时候，所有端口都是floating的吧；是float的，没有连接东西
7.FA找到坏点，才方便分析；不清楚接下来该用什么手段来分析了，因为EMMI无法看清楚！

zyp96

1、大约每打坏一个管脚会产生0.05mA左右的电流，电源电压是3.3V的情况下的测量结果；
2、端口上的ESD和内部电路INV的电源电压是相等的；但是电源线是分开布线的；
3、大约电阻是200-300欧姆，是用SAB的poly做的电阻；
4、芯片其他的功能都正常，就是这个端口的功能失效了；
5、不清楚ESD BUS是指那里，如果是指ESD的vdd和gnd的话，那就应该比较小了，因为有走15um宽的线；
6、所有端口是floating的；
7、现在不清楚该用什么FA手段继续分析了！看样子只能继续用FIB来继续了，先切掉单独的I1的nmos，让他悬空；看看电流还在不在，如果不在，应该就是这里漏了；EMMI看不清楚！

gaojun927

对这个问题很感兴趣。
加热时是纯芯片还是芯片和pcb？
芯片自身打esd，这个管脚是多少伏？hbm，mm，cdm。和其他pin比，薄弱吗？
为什么一定认为和esd有关？从你的描述看，和射频源和上电有较大的关系，为什么不从这个角度分析呢？

zyp96

回答13楼的：这些pin的ESD并不是最差的，最差的是电源和地线之间的ESD结果；
有一个现象目前观察到，这些管脚离GND和VDD是比较远的，在这个芯片里面，目前被打坏的pin虽然有各种组合，但基本都围绕在几个离gnd PAD比较远的脚上做一些组合；
今天再测试一下不良品，还发现一个现象，就是测试到被打坏的脚上的信号，在不是特别严重的脚上发现竟然是I1输入端的信号现在变成了I1的输出端的信号！也就是我现在从端口上测量到的信号不是I1的输出的信号，而是输入端的信号！奇怪了，难道这个I1 变成了电阻了！
而坏的比较严重的pin，我认为应该也是因为对gnd漏电比较严重，把I1的输入端的信号给淹没了！

albertyin

给点建议:
1. 这个ESD电路结构本身可改进的地方:
1) ESD保护管看起来用的是5V器件, 而被保护器件是1.8V, 这是不合适的. 因为5V ESD保护器件的开启电压较高, 可能高于1.8V器件的击穿电压. 从图中看到, I1N是最小length, 其击穿电压大约4~5V左右, 低于5V器件的snap back电压(不考虑栅极电阻).
2) 应该加上二级保护器件(1.8v 器件), 同时电阻考虑加大到k级. 这样从电路原理上, 即使二级保护器件开启, 电阻仍使pad处电压较高, 能打开ESD保护管.
3) 在没有二级保护器件的情况下, I1N版图上的加大尺寸完全不起作用. 因为drain到gate的电阻还是很小. 实际上, ESD要求此处加大尺寸, 主要是为了大width的管子在ESD放电时的电流均匀性.
2. 建议楼主再研究下高频线圈加热时静电如何产生的, 以确定是哪种ESD模式的放电(HBM/MM/CDM)

zyp96

看了大家的回复，我也不知道怎么样才好了；
因为有的人说250欧姆的电阻够了，有的人说要上千欧姆；
不过大家都说要加二级保护，看到这个肯定是要找位置加上的了！可惜好像没啥面积给我加了，也不知道要加上多大才能过关？有这个相关的资料吗？

albertyin

1. 电阻的大小可以这样分析:
1) 这个pad看起来有输出功能, 但输出管尺寸不大, 可以先计算下最大能容忍电阻值.
2) 当ESD高压加到pad上, 输入栅极是高阻, 输出管如果打开, 也可估算出对应电阻值. 在这个瞬间, 保护电阻上分配到的压降应该较小. 当输出管击穿时, 如果是漏端/衬底击穿, 可以基于二极管模式估计出安全电流. 如果是snap-back, 也可根据管子width估算出It2. 从这两个电流来计算出电阻上压降. 这个压降要大于(pad上ESD保护管snap-back电压 - 输出管漏端击穿电压/沟道/栅击穿电压), 这样这个结构才能起到保护作用.
2. 二级保护的尺寸的计算方式参考上述中的压降计算. 即电阻越大, 所需尺寸越小.

Brynn

君海半导体技术（上海）有限公司，主攻 FIB 技术。

swcidfy2000

后来有结论了吗

dj412731181

这端口管子就这么点驱动？太小了吧，肯定击穿了