电路和版图提出的网表不一致，导致不能进行LVS，有没有高手遇到过？

cdbzg · 发表于 2015-10-15 16:21:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

具体是这样的，我们在用orCAD进行LVS验证的时候，在电阻上出现了问题，电路提出的是W和L，而版图提出的是阻值，这样无法进行验证。而现在为了进行验证，只能手动对网表进行修改，但这样工作量很大，而且无法保证正确。
不知道各位蝈蝈遇到过这类问题没有？。。如果不是orCAD，在cadence或者其他软件下遇到的类似情况，也请和我分享一下吧。。说不定有共通的地方。。。。
谢谢大家了！~~~

happy0123 · 发表于 2015-10-15 16:55:29

rule改一下，让layout检查w,l,不就完了，很好搞的

pine_p · 发表于 2015-10-16 09:04:33

回复 1# cdbzg

trace W L

Rucas · 发表于 2015-10-16 10:33:01

修改Rule

xiuqi180 · 发表于 2015-10-23 10:00:31

学习了

zhangnn2014 · 发表于 2015-10-24 16:27:11

修改command file ，关闭阻值，开启W,L

Yestare · 发表于 2015-10-25 21:07:11

在LVS command file 中电阻不trace R， trace W & L!

alice_xyf · 发表于 2015-10-27 11:18:59

楼上正解，不过我一般W,L , R 都查得

[求助] 电路和版图提出的网表不一致，导致不能进行LVS，有没有高手遇到过？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子