电路和版图提出的网表不一致，导致不能进行LVS，有没有高手遇到过？

cdbzg · 发表于 2015-10-15 16:11:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

具体是这样的，我们在用orCAD进行LVS验证的时候，在电阻上出现了问题，电路提出的是W和L，而版图提出的是阻值，这样无法进行验证。而现在为了进行验证，只能手动对网表进行修改，但这样工作量很大，而且无法保证正确。
不知道各位蝈蝈遇到过这类问题没有？。。如果不是orCAD，在cadence或者其他软件下遇到的类似情况，也请和我分享一下吧。。说不定有共通的地方。。。。
谢谢大家了！~~~

cdbzg · 发表于 2015-10-15 16:20:46

我发现好像发错地方了。。。这里是不是都是讲数字的？。。版主看到帮我删一下吧。。谢谢了

[求助] 电路和版图提出的网表不一致，导致不能进行LVS，有没有高手遇到过？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子