XILINX IPCORE DDR 时序问题

djqlyy2922 · 发表于 2015-10-13 13:54:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在手册中看到的是用户端的读写时序、命令时序、MCB端的时序都是单独的，我想问的是用户端写命令到命令FIFO 用户端写(读)数据到数据FIFO MCB写数据到DDR之间的时序是怎么样的？
例如：用户端写“读命令”到命令FIFO后，多长时间MCB会向DDR写“读命令”、“读地址”等信息，
又多久后用户端可以得到从DDR读来的数据！！！

djqlyy2922 · 发表于 2015-10-15 14:24:47

有谁了解的吗？

jiangrui21cn · 发表于 2015-10-15 16:52:15

很快，只要命令FIFO不为空，MCB端就会往外发，具体时间没测过
你要什么时序，在工程里新建DDR IP核后会生成使用代码和仿真程序，可以自己仿真看看，很简单的

账号		自动登录	找回密码
密码			注册

[求助] XILINX IPCORE DDR 时序问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1