为什么PMOS的共源共栅可以提高PSRR？？？

hezea · 发表于 2015-9-29 21:05:10

您需要登录才可以下载或查看，没有账号？注册

x

对于PMOS晶体管的共源共栅结构，电源的变化相当于从PMOS的源极输入了，应该对电源没有多少隔离作用吧？？
难道重点是在于栅极也要跟着变，既然栅极电压可以跟着变，那么用不用共源共栅区别不大吧？？

hehuachangkai · 发表于 2015-9-30 10:12:05

小信号到电源和地的阻抗变大了啊。

seuer · 发表于 2019-4-19 23:33:11

和楼主有同样疑惑，不知楼主是否已经解决这个问题？

Nexusus · 发表于 2019-4-22 09:59:39

栅极的确跟随VDD变化，采样合适的运放结构即可。这样的话从VDD到输出几乎就等于PMOS的ro和负载的分压，所以共源共栅可以增加PSRR

fcm5658779 · 发表于 2019-4-23 11:17:46

相当于接了一个大的电阻啊，这样电源的波动就会被PMOS的cascode吸收而不影响输出啊。

gyong22 · 发表于 2019-4-23 14:16:21

good information.

ksg12 · 发表于 2019-4-23 17:19:33

输出电阻大，电源到输出的影响弱化。

[求助] 为什么PMOS的共源共栅可以提高PSRR？？？