在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4622|回复: 6

[讨论] 关于负电阻交叉耦合晶体管结构讨论

[复制链接]
发表于 2015-9-28 16:35:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在VCO或者Reciever中经常会使用正反馈负电组结构,如下图
2321312.PNG
晶体管源级电容是起什么作用的?大家手头上有分析该电路的资料能否上传一下。
发表于 2015-9-28 19:00:50 | 显示全部楼层
看你哪个是输出?
发表于 2017-4-16 21:48:23 | 显示全部楼层
实现高通特性。
发表于 2020-3-4 10:31:53 | 显示全部楼层
这是个负电容,依据负电阻改的
发表于 2020-3-20 17:07:17 | 显示全部楼层
簡單來說就是Single transistor pierce xtal 的差分輸出
发表于 2022-5-6 09:06:13 | 显示全部楼层


cmos—陈 发表于 2020-3-4 10:31
这是个负电容,依据负电阻改的


有相关资料吗,求发一份,谢谢!
发表于 2022-7-7 08:55:05 | 显示全部楼层


yhd162623 发表于 2022-5-6 09:06
有相关资料吗,求发一份,谢谢!


在ieee上搜索negative cap,搜不到就再加个CTLE

您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:35 , Processed in 0.024784 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表