[求助]有关于verilog中mem的问题

喵咪呼噜love · 发表于 2015-9-23 21:33:11

您需要登录才可以下载或查看，没有账号？注册

x

reg[15:0] MEM[3:0];

MEM[WADDR_gray] <= WDATA;

assign #1 RDATA = MEM[RADDR_gray];

这几个语句大概是什么意思呢？

定义了4个16位的寄存器，将WDATA赋值给寄存器？

那RDATA读出来的值是什么值？

laf01 · 发表于 2015-9-24 09:00:22

期待答案

喵咪呼噜love · 发表于 2015-9-24 11:57:41

……求解释……求大神解释

dianman001 · 发表于 2015-9-24 15:15:00

把WDATA 写到MEM[WADDR_gray]地址中，把MEM[RADDR_gray]地址内容读到RDATA

yangzhiyuan · 发表于 2015-9-27 15:40:27

可以把MEM[3:0]看成是一个4*16bit的RAM，这片RAM有4条地址总线，16条数据总线

喵咪呼噜love · 发表于 2015-9-28 11:30:02

谢谢！

[求助] [求助]有关于verilog中mem的问题