多电压情况下P&R遇到的问题

oceanwangchao

我的设计中有3组power/ground的pad，分别命名为VDD_1P8，VSS_1P8，VDD_3P3， VSS_3P3，VDD_IO，VSS_IO，我想把电路分成三部分来供电，第一部分为{inst1 ins2 inst3}，用VDD_1P8供电，第二部分是个macro，用VDD_3P3供电，第三部分是信号PAD，用VDD_IO供电，请问高手，我该如何定义三个电源网络，使其与不同的模块的电源地相连？
还有一个问题，加入上面分别定义了三个电源网络，并且已经与三部分对应上，那么在clock_opt的时候会新插入buffter，我该如何限定这些buffer使用VDD_1P8的电源？
求高手们不吝赐教，先谢过了！

icfbicfb

你说的实际上就是一个网络， VDD3P3/VDDIO 属于模拟，iopad供电，和core供电是两码事情，
core就是VDD_1P8 ,也就是stdcell 供电区域，
clk buffer肯定是用VDD_1P8的，

不需要特殊的定义和划分：
1） stdcell用1p8
2) macro 用3p3 连接，
3） iopad的电源在pr里面可以ignore，因为padring会自动连接的

oceanwangchao

版主，我用如下命令定义VDD_1P8的网络：
derive_pg_connection -power_net VDD_1P8 -ground_net VSS_1P8 -power_pin VDD -ground_pin VSS -tie
然后给数字的core生成了power ring
在运行preroute_instances和preroute_standard_cell命令后发现除了VDD_1P8和VSS_1P8这两个电源pad的VDD VSS引脚连到了power_ring上，VDD_3P3 VSS_3P3 VDD_IO VSS_IO这几个电源pad的VDD VSS引脚也连到了我的power_ring上了，请版主给些建议，谢谢

icfbicfb

可能网表里面都是1'b1 , 1'b0 这些，先把这些pad的net删掉， 不要都写'1'b0 ,1'b1
否则都认为是core vdd/vss了