设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合I2C从机verilog模型

1 2 34 / 4 页

发新帖

楼主: quantumdot

[原创] 可综合I2C从机verilog模型

发表于 2020-5-27 17:42:35 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-6-17 15:29:58 | 显示全部楼层

status在SCL负沿采start_flag,而start_flag被SCL变低所清。请问这里status的时序如何保证没问题？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-1-8 13:59:14 | 显示全部楼层

good reference.

回复支持反对

发表于 2021-1-24 15:05:46 | 显示全部楼层

Thanks

回复支持反对

发表于 2021-3-9 15:59:42 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-24 20:15:05 | 显示全部楼层

very good for i2c

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-11 20:54:31 | 显示全部楼层

quantumdot 发表于 2016-3-30 19:50
回复 7# chrisdy

拜读大神的代码。很佩服，非常感谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-8-5 20:56:37 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

1 2 34 / 4 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 13:31 , Processed in 0.019391 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表