数字前端FPGA验证

小工兵 · 发表于 2015-9-18 15:56:23

您需要登录才可以下载或查看，没有账号？注册

x

最近，上司给了我一个芯片设计的RTL代码，里面是用于仿真的，有很多不可综合的模块，上司让我改成可综合的后下到FPGA里面验证一下。想请教大家的是，这该怎么做比较好，需要注意些什么

A1985 · 发表于 2015-9-18 17:01:44

行为级改为RTL，有的是无法写的。

atlandis · 发表于 2015-9-18 19:26:02

一点点的改呗

小工兵 · 发表于 2015-9-18 20:04:15

回复 3# atlandis

能否提供一些思路和经验，我做的是一个MCU,现在主要是因为看到代码有很多，没什么头绪

kosemahya4 · 发表于 2015-9-18 20:18:46

good info

liuguangxi · 发表于 2015-9-18 23:03:18

芯片设计的RTL代码怎么会有很多仿真的，挺奇怪的

atlandis · 发表于 2015-9-19 17:54:18

你的问题不是很明白，改成可综合的不就行了，你是不擅长RTL还是找不到不可综合语句？

小工兵 · 发表于 2015-9-20 12:25:58

其实我就是看到代码文件很多，想知道怎么做才高效一点

silencex8 · 发表于 2015-9-25 17:21:55

给你的代码应该包括仿真用的代码和实际可综合的代码吧，难道仿真代码里包含了实际的功能代码？不按常理出牌啊，你可以问问你老板工程的来源，然后向工程的开发人员咨询一下

小工兵 · 发表于 2015-9-26 13:08:06

回复 9# silencex8
哦，谢谢

[求助] 数字前端FPGA验证