在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5110|回复: 10

[求助] 我在普通transistor 两侧的有源区加dummypoly,为什么lvs 不认为它是个dummy

[复制链接]
发表于 2015-9-10 12:16:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,rf transistor 可以这样在有源区上加dummy,为什么普通管子不可以,有什么特殊层需要画
发表于 2015-9-10 13:20:38 | 显示全部楼层
当然不认了,他们又不认识,所以要加识别层,lvs command file也要改
 楼主| 发表于 2015-9-10 13:39:54 | 显示全部楼层
回复 2# trumen


   加什么识别层?
发表于 2015-9-10 14:14:32 | 显示全部楼层
不是在lvs option里有选项可以过滤掉dummy吗?
发表于 2015-9-10 22:48:33 | 显示全部楼层
为什么要加在有源区上呢?一般就只要加poly就行了,防止过刻蚀。
 楼主| 发表于 2015-9-11 11:44:37 | 显示全部楼层
回复 5# zhangnn2014


   想仿照rf transitor  的结构,rf transistor model已经固定,不想用它
发表于 2015-9-15 09:43:34 | 显示全部楼层
可以在lvs option 中设置滤掉dummy
发表于 2015-9-15 10:28:22 | 显示全部楼层
在有源区加DummyPoly?如何加??
发表于 2015-9-15 11:07:18 | 显示全部楼层
发表于 2015-10-25 21:39:30 | 显示全部楼层
2楼 楼主讲的很正确!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 03:06 , Processed in 0.021478 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表