在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2721|回复: 2

[求助] DCT流程具体如何操作[已解决]

[复制链接]
发表于 2015-9-5 14:58:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 TacuLee 于 2015-9-7 03:16 编辑

DCT.png
5.  Ensure that you have all the necessary design-specific input files to be used
    in the flow.  These files are picked up automatically from the search path
    defined in common_setup.tcl

    The minimum recommended files are

    o  ${DCRM_CONSTRAINTS_INPUT_FILE} (Logical design constraints)
    o  ${DCRM_DCT_DEF_INPUT_FILE} or ${DCRM_DCT_FLOORPLAN_INPUT_FILE}
       (floorplan to use for topographical mode synthesis)
    o  ${DCRM_DFT_SIGNAL_SETUP_INPUT_FILE} (DFT signal definitions)

    For a complete list of expected input files, see the list at the end
    of this README file.


从图上来看,我是要先使用dc进行综合,这里dc会粗略地布一下局,然后综合出结果。然后我用dc综合出来的结果进行icc综合。icc综合后会有一份def文件,我再把这份def文件当作dc的输入,再进行一次icc综合?
 楼主| 发表于 2015-9-7 03:16:47 | 显示全部楼层
DC 1st synethesis->desing floorplan->DC 2nd synthesis->ICC layout,看一看student guide
发表于 2024-6-3 10:32:46 | 显示全部楼层


TacuLee 发表于 2015-9-7 03:16
DC 1st synethesis->desing floorplan->DC 2nd synthesis->ICC layout,看一看student guide


请问大佬,可否分享下dct student guide,非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 04:33 , Processed in 0.019533 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表