求振荡器Amplitude Regulation详解

jzr1989

做低功耗晶体振荡器，涉及到幅度调整，电路如下：
图片出处如下：
LOW-POWER_HIGH-PRECISION_CRYSTAL_OSCILLATORS_by_Eric_A.Vittoz.pdf (3.37 MB, 下载次数: 172 )

2015-9-4 10:42 上传

点击文件名下载附件

该电路由Eric Vittoz发明，由Constant gm电流源改进而成，
V1*sinwt是来自皮尔斯振荡器的输入端，Io为该振荡器提供偏置电流，

初始阶段电流源提供的较大电流，使能够起振，当振荡器输入端V1*sinwt的幅度达到一定值后，
整个电路的DC点就变了，
[size=12.17391300201416px]整个电路的DC点就变了，
[size=12.17391300201416px]整个电路的DC点就变了，（重要的事情说三遍）
[size=12.17391300201416px]所有支路电流都变小了，Io也变小到能维持振荡的水平，这里有反馈，达到了平衡状态，振荡幅度也被维持在比较小的值，
[size=12.17391300201416px]原因应该是两个N管进入了弱反型区吧！！！


[size=12.17391300201416px]关键问题是为什么DC电压变低了，而且还起不来了？
[size=12.17391300201416px]老板说和模型有关，我就想难道有的模型不起亚阈区模型就仿不出这种功能么？
[size=12.17391300201416px]所以问题来了，这个电路是怎么工作的？
[size=12.17391300201416px]求哒哒们甚解！！！！！！！！！！！！！


[size=12.17391300201416px]附上仿真波形：
[size=12.17391300201416px]

[size=12.17391300201416px]红色的就是被限幅后的Xtal_in


[size=12.17391300201416px]以上都是我的个人分析，如有纰漏请指证！！！
[size=12.17391300201416px]谢谢！！！

xuriver2012

环路在刚开始的时候A>1，保证环路能够起振。震荡发生以后，由于大信号的存在，导致A=1，达到稳定状态。稳定态的时候需要平均电流为恒定值，考虑到电路的vin~Id的关系不是线性的，所以在大信号的时候必然要降低DC的水平，让平均电流降下来，达到A=1的目标。

jzr1989

我顶我个肺

zhifang

1。 关于起振后波形的问题,估计是crystal建模的问题，建模可能没有考虑串联电阻、负载电容大小等影响振荡幅度的因素，导致整个model Q值太高，只需要一点点电流便能维持振荡，从而需要的I0很小，使得偏置部分工作偏离实际工作的区域。
2。 你贴了个tran的仿真结果，你应该告诉大家各自是哪个节点的波形，这样就免了让大家猜。

totowo

大信号的非线性。
sin(wt)^2=[1-cos(2wt)]/2
偶次非线性必然产生DC分量。

hezudao

Dc变化很简单，为啥最后起不来了就得看电路参数了

jzr1989

回复 3# zhifang

谢谢您的回答
   1。晶振建模是没有问题的，是供应商提供的数据。图中Xtal_in是功能正常的波型，即幅度达到一定值后，工作点被调整降低后的波形。                Eric Vittoz的理论分析都是建立在高Q值晶振的假设上的，弱弱地问一句，不是Q值高比较好吗？

   2。只看图中后三个波形，分别是Xtal_in，数字电路整形后的输出时钟和verilogA频率计[size=12.17391300201416px]测量的输出时钟频率

jzr1989

回复 5# hezudao

谢谢你的回答
DC点降低是需要的结果，是电流源进入弱反型区的原因，您的意思是两个N管的尺寸要比较大才能保证进入弱反型区吧？

jzr1989

回复 3# zhifang


   谢谢你的回答
1。晶体的建模是由供应商提供的，应该没有问题。Eric Vittoz的理论都是针对高Q值的，弱弱地问一句不是Q值越高越好吗？
     图中的Xtal_in波形是功能正常的波形，即幅度达到一定值后经调整降低DC点后的波形。


2。就看后三个波形，分别是晶体输入端Xtal_in，输出时钟和输出时钟的测量值。

jzr1989

回复 4# totowo


   谢谢你的回答，Eric Vittoz的理论好像有提及，经您一说我有点眉目了。

   但是DC点降低只出现在振荡幅度达到一定值之后呢？