在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2453|回复: 1

[求助] smic 40nm lvs 网表

[复制链接]
发表于 2015-8-27 12:32:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有谁做过smic 40nm cmos logic的lvs?

smic 40nm的pdk,在生成供lvs用的网表时,只抽取到n11ll和p11ll的subckt一级。cablire抱怨n11ll和p11ll的subckt没有定义。如果把pdk下的empty_subckt.sp_cal include进来,calibre的lvs结果不匹配。当然不匹配了,在empty_subckt.sp_cal中,n11ll和p11ll的subckt虽然有定义,但它是空的。
难道要客户手动的把empty_subckt.sp_cal中的一个个subckt的定义填充实了。
发表于 2017-6-7 01:54:27 | 显示全部楼层
兄台,可否共享PDK?好人一生平安 d2jamel@gmail.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:42 , Processed in 0.021907 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表