关于fpga实现高精度TDC

liyalin920428 · 发表于 2015-7-31 10:07:27

您需要登录才可以下载或查看，没有账号？注册

x

fpga新手请多指教打算用xilinx的v6自带的CARRY4进位链实现精度100ps左右的时间间隔测量一个进位链延迟大概是在80ps 但是被测脉宽肯定是小于一个时钟周期的我用的250MHz时钟的话大概需要40多个进位链都用原语写太麻烦了有没有简便一点的方法类似于定义一个40bit寄存器那种

liyalin920428 · 发表于 2015-7-31 16:59:32

有没有知道的大神~~~

shiyinjita · 发表于 2015-8-6 20:43:13

回复 2# liyalin920428

要想达到那么高的精度，只能用原语来搭建，用iserieds达不到那么高的精度

[求助] 关于fpga实现高精度TDC