在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2349|回复: 2

[原创] VCS报错求助

[复制链接]
发表于 2015-7-13 14:23:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用VCS编译VHDL命令是: vcs   -full64  -debug  l3_df  -l compile.log

报错:
Error - [comelab-designroot-invalid] invalid design root
      design root speciied is invalid
      valid formats for design oot specifcation are :
          [logical_library].entity_or_module
          [logical_library].entity_or_module  architecture

[logical_library].configuration






请教大神,这是哪里的错误呢?感激不尽啊!
发表于 2015-7-13 21:25:58 | 显示全部楼层
l3_df  这个是什么?
 楼主| 发表于 2015-7-15 15:40:21 | 显示全部楼层
回复 2# cutfor

那是我的顶层,现在问题解决了,原因是没有把库映射到正确的路径。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:09 , Processed in 0.016888 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表