在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3353|回复: 6

[求助] calibre lvs 中port 不匹配!!

[复制链接]
发表于 2015-7-12 10:04:01 | 显示全部楼层 |阅读模式
70资产
本帖最后由 罗蒙 于 2015-7-12 10:47 编辑

calibre lvs 检查中:为什么进行port比对时,source中将IO  pad 的电源pin VSSH和VDDH当做了port,而layout中却没有把这两个当做port?应该如何修改?个人认为:source中的 VSSH和VDDH不应该被当做port,怎么才能将source中的这两个port去掉?

发表于 2015-7-12 16:20:07 | 显示全部楼层
从CDL中删除掉?
发表于 2015-7-13 10:41:07 | 显示全部楼层
cdl里面是global的,自然就是port了,
layout里面没有这2个port label/text ,自然就没有了,
发表于 2015-7-13 15:20:02 | 显示全部楼层
应该是跟LVS的规则文件里面的设的电源地有关系吧!规则里面肯定是将*VDD*  *VSS*设为是你的全局电源地了。
 楼主| 发表于 2015-7-13 17:00:09 | 显示全部楼层
回复 3# icfbicfb


   版主,我在spice文件中把对VSSH和VDDH的global设置,去掉了,为什么在calibre lvs检查后,VDDH和VSSH还是被认为是source的port
发表于 2015-7-13 17:35:31 | 显示全部楼层
在top的subckt定义里面有么

再说,所有的spice文件都检查了么
 楼主| 发表于 2015-7-13 21:57:23 | 显示全部楼层
回复 6# icfbicfb


   在top的subckt里面,我已经把VDDH和VSSH去掉了! 您说的“所有的spice文件都检查了么”,我不是很明白,我只有一个spice文件啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-25 00:55 , Processed in 0.029203 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表