cycloneV的pll在fitter时出错

chunlei9924

我用的是5CSEMA5F31C6的芯片，其中用了两个锁相环，综合过后，在fitter时，出错，175001 could not placed fractionl pll这个芯片有好多个锁相环，为什么fitter不了？
我试了，只用一个锁相环是可以fitter的。有没有遇到同样问题的哥们啊。
请高手帮忙！

ddxx

每个pll都有对应的region，你的设计里面可能要跨region布线，需要将pll的ref导出用时钟buff导入。
例子：
                        wire                                                                        ddr2_pll_ref_clk;
                        cyclonev_clkena   clkena_inst0        (
                        .ena                                                                        ( 1'b1 ),
                        .enaout                                                                ( ),
                        .inclk                                                                ( pll_clk_27m ),
                        .outclk                                                                ( ddr2_pll_ref_clk ));
                        defparam
                                clkena_inst0.clock_type = "Global Clock",
                                clkena_inst0.ena_register_mode = "falling edge",
                                clkena_inst0.lpm_type = "cyclonev_clkena";