带隙基准上电时间慢？什么原因？然后有什么办法解决呢？求各路大神分析分析

龙十三少95 · 发表于 2015-7-10 23:45:57

您需要登录才可以下载或查看，没有账号？注册

x

LDO里设计的基准上电要20us才稳定？

jamesccp · 发表于 2015-7-13 14:11:37

加大电流是最直接的方法

天牛不唱歌 · 发表于 2015-7-13 14:37:38

增大带隙运放的环路增益，减小带隙输出的滤波电容，增大带隙每个支路的电流，你想调到多少？

fightshan · 发表于 2015-7-13 15:12:39

上电时间调到多少算是比较合适？

mikeppq · 发表于 2015-7-13 15:20:05

看后面应用的具体要求

GodofSun · 发表于 2015-7-13 19:48:53

就一句现象描述就指望大神能分析出问题？

lionlinok · 发表于 2015-7-14 18:25:07

增大运放的摆率？
增大偏置，减小电容。

龙十三少95 · 发表于 2015-7-15 16:19:00

回复 3# 天牛不唱歌 调到1.23v，输出端不加电容瞬态会振荡
电流大概有13u

龙十三少95 · 发表于 2015-7-15 16:20:05

回复 2# jamesccp
功耗啊，还有最后得到的基准电压与电流大小有关

龙十三少95 · 发表于 2015-7-15 16:21:50

回复 6# GodofSun 初学，描述的不清楚，请海涵

[求助] 带隙基准上电时间慢？什么原因？然后有什么办法解决呢？求各路大神分析分析