低电压系数的MOS电容底层极板为什么要重掺杂

渡渡 · 发表于 2015-6-30 11:33:37

您需要登录才可以下载或查看，没有账号？注册

x

ALLEN 35页上讲为了获得低电压系数的MOS电容，底层极板一定要重掺杂扩散。小弟不懂为什么要重掺杂？见图中N+底层极板注入。
MOS电容.bmp

ygyg100 · 发表于 2015-6-30 11:40:31

使耗尽层的宽度变小，这样在电压变化时就能减小耗尽层电容的影响

渡渡 · 发表于 2015-6-30 14:03:10

这样做是不是有点像Native NMOS, 或者像耗尽型的NMOS，在栅极没有加电压时就有沟道形成，降低了阈值电压？

ygyg100 · 发表于 2015-7-1 08:48:40

回复 3# 渡渡

跟耗尽管的处理方法类似。所以耗尽管很多时候用来做电容用，在很低的电压下电容不会下降太多。native跟这个是不一样的，native的沟道是没有进行掺杂，表现出来的特性接近耗尽管而已

[求助] 低电压系数的MOS电容底层极板为什么要重掺杂