在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5130|回复: 3

[求助] 请教BIAS电路设计原理(电路图内附)

[复制链接]
发表于 2015-6-24 09:07:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 aznsj 于 2015-6-24 09:10 编辑

bias

bias


一简单的CONST-GMR 电路图, 设计者进行了改良,不理解的是图中那些4排串联的NMOS 和PMOS 有何作用,为何不简单用一个DIODE CONNECTED NMOS OR PMOS?
请指教
发表于 2015-6-24 09:14:46 | 显示全部楼层
相当于一个倒比尺寸的管子,为了好在layout上match,就弄成串联的形式了
 楼主| 发表于 2015-6-24 09:22:50 | 显示全部楼层
回复 2# aircraft


感谢回复  但如果这样为何要把GATE TIED TOGETHER,完全可以做DUMMY啊。另外发现如此连后,4排中间几个MOS可能会工作在TRIODE REGION。 继续求教。
发表于 2015-6-24 09:55:45 | 显示全部楼层
That MOS you can think as one MOS with large L and small W, for the sake of layout optimization, you can using multiple MOS with small L and small W with such kind of connections.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:40 , Processed in 0.021088 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表