设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › CRC并行实现(Verilog)

1 2 3 456 7 8 9 10 / 10 页下一页

返回列表发新帖

楼主: largedeer

CRC并行实现(Verilog)

发表于 2010-1-29 12:06:44 | 显示全部楼层

好东西~~~~~~~~~~~~~~~~

回复支持反对

使用道具举报

发表于 2010-1-29 14:04:01 | 显示全部楼层

1# largedeer
学习了！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-31 23:25:14 | 显示全部楼层

謝謝分享

回复支持反对

使用道具举报

发表于 2010-2-1 10:29:35 | 显示全部楼层

不知道怎么样

回复支持反对

使用道具举报

发表于 2010-2-1 23:55:20 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-11 11:48:11 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-11 12:42:30 | 显示全部楼层

xue xi yia xia xia

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-22 09:39:15 | 显示全部楼层

本帖最后由 ai_jing 于 2010-3-22 09:41 编辑

恩，程序，下了瞧瞧。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-22 18:48:16 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-11 16:01:15 | 显示全部楼层

xiexie louzhu

回复支持反对

使用道具举报

1 2 3 456 7 8 9 10 / 10 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-10 00:54 , Processed in 0.017043 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表