在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4857|回复: 6

使用Verilog实现I2C时在仿真上遇到的困难,请各位赐教

[复制链接]
发表于 2007-4-13 22:25:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这是我的毕业设计题目《基于fpga的I2C接口设计》,我现在正在用Verilog尝试实现输出正确的波形,程序的流程基本是这样:键盘输入使I2C从设备产生中断信号,cyclone接到中断并响应,拉低sda开始发送数据,依次发送7位从机地址+写控制位,8位命令字,7位从机地址+读控制位(中间需要从机响应),然后开始接收来自从机的数据。
但是我在使用quartus和modelsim仿真时遇到了下面的问题:在quartus中编辑.vwf文件进行仿真没有输出,将.vwf文件转成.v文件在modelSim中仿真输出了正确的波形。

请问大家上面的情况可能是哪里出现问题了呢?是我程序的问题,测试数据的问题还是软件设置的问题,请大家赐教。下面是波形图。

波形图

波形图
发表于 2007-4-14 23:29:10 | 显示全部楼层
题目跟我的差不多,不过我用的是VHDL,目前能力有限,飘过~~~
发表于 2007-4-14 23:54:13 | 显示全部楼层
sda是双向的,你的i2c slave做的对不对哦,主意一下ack信号!
进行写操作的时候,i2c slave必须给出相应的ack,slave中的状态才能继续下去
读的时候也一样,请主意这些
发表于 2007-4-15 00:09:12 | 显示全部楼层
sda是双向的,你的i2c slave做的对不对哦,主意一下ack信号!
进行写操作的时候,i2c slave必须给出相应的ack,slave中的状态才能继续下去
读的时候也一样,请主意这些
发表于 2007-6-28 17:02:21 | 显示全部楼层
以前有人问过这样的问题,modelsim仿真不需要综合,是功能仿真,所以能够出现正确波形
 楼主| 发表于 2010-9-21 10:45:07 | 显示全部楼层
竟然看到自己三年前的帖子,哈哈。这个问题还真是弱啊,当时写的代码都是不可综合的,自然在quartus里没有结果。
发表于 2011-6-6 19:43:04 | 显示全部楼层
7楼说的提醒在写代码的时候一定要知道写的代码是否是可以综合的,建议要好好看看可以综合代码的风格。
还有就是做软件写的是程序,我们写的叫代码,不要将定义给搞混了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:34 , Processed in 0.031926 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表