VCO/DCO 输出2分频buffer如何设计才能最优？

bright_pan · 发表于 2015-6-12 21:16:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最新作ADPLL DCO设计，发现很多论文都降到ADPLL DCO或者VCO的功耗如何低，相噪如何好，但我实际做发现有个问题，5G
DCO/VCO输出，要做二分频，并且需要一定驱动能力，送给RX/TX，发现这个2分频buffer包括驱动buffer，功耗很难做到很低，同时要保证波形足够好，而参考文献上很少有提到这方面的，不知道大家有没有什么思路或者论文方案推荐的，谢谢了。

hezudao · 发表于 2015-6-12 21:34:41

lo distribution功耗确实不小，不过大家都不愿意谈这，能创新的地方不多

bright_pan · 发表于 2015-6-12 21:48:03

我现在是参考之前别人设计的一个电路，2分频产生I/Q两路，I路输出latch住去
产生Q路，同时Q路输出latch住来产生I路这样子的，功耗都2mA, 发现驱动能力还很弱，0.13um工艺，1.2V电压，不知道大家有没有更好的或者更优的方案。

bananawolf · 发表于 2015-6-12 22:50:21

有篇参考文献，不知道会不会对楼主有帮助，请看附件。

bright_pan · 发表于 2015-6-13 11:28:30

thanks, it seems this paper focus on the path line parasitic impact.
What I expect is the CML 2-divider 's power and drive-capability optimization, thank you all the time.