马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
判断max_capacitance是否违例? max_capacitance: Maximum capacitance is a design rule constraint. It is set as a pin-level attribute that defines the maximum total capacitive load that an output pin can drive. set_max_capacitance: Use the set_max_capacitance command to specify a capacitance value on input ports or designs. 假设cell_2的B引脚的电容为0.3,同时cell_1的A引脚的max_capacitance
为0.9 当设置set_max_capacitance 0.5 [get_ports B]
(设置AB间连线的负载电容) 那么在做时序分析时 max_capacitance >= Cb + Cab
0.9 >= 0.3 + 0.5
问题1:是否可以断定max_capacitance的时序分析没有问题 其中 Cb为cell_2的B引脚电容,Cab为set_max_capacitance设置的AB间连线的负载电容。 问题2:如上所述的对set_max_capacitance的理解和对时序分析时的max_capacitance的理解是否正确? |