在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2971|回复: 0

[求助] IC61,Candence CDL in schematic ,尺寸不对,求大神搭救~~

[复制链接]
发表于 2015-6-10 10:44:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在学习 CDL in,这个问题有点复杂,首先我的cdl 文件中器件名字跟reference Library 器件名字 对应,不需要map文件也可以导入,那么问题来了。。。
1.转过来的MOS尺寸,smybol 显示的 w , l , m 值是对的,fw不对, Q下这个器件的属性, 里面w,l 是一个固定值,一般是最小尺寸。平时我们自己从Reference Library 中跳出来的MOS ,symbol 显示的就是Q属性里面的值。之前参观别人的贴子,可以改变w=fw, 在cdl file 添加 fw这一项,加过导出的schematic MOS symbol 显示的 fw=w, 但Q其属性fw还是最小值,没有变化,我觉得应该是Candence某些固定设置,又找不出来在哪里.公司暂时没人用这个,只能向大家求助~


2. 转过来schematic 所有的pin 都是inout的,对应的CDL file里面是没有定义方向的,这个需要怎么修正?


3.diode cdl 中是只有m area and 周长,没有w,l, 导出的shematic 对应w,l是默认一个固定值,m是对的,这个需要怎么还原到w,l?


4.电阻倒出来3端的,只有两端连线了,衬底sub 是悬空的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 18:28 , Processed in 0.014252 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表