有關icc save問題

dan_chung_89 · 发表于 2015-6-12 14:26:41

我使用的是ICC (Verilog to cell=read Verilog)，就是重新讀 Verilog產生CEL。

dan_chung_89 · 发表于 2015-6-18 15:46:02

我在執行"read_verilog"時，Pass 2 complete 會顯示cell instances、nets、ports 數量，在顯示ports數量時，發現(include 0 PG ports)，請問這會有什麼樣的問題。謝謝。

zero_0 · 发表于 2015-6-18 16:25:10

没有问题，.v 本来就没有pg. 之后的，man derive_pg_connection

yiyeyo · 发表于 2015-6-18 16:36:16

derive_pg_connection -power_net VDD -ground_net VSS
  derive_pg_connection \
-power_net  power_nets
-power_pin power_pins
-ground_net ground_nets
-ground_pin ground_pins

dan_chung_89 · 发表于 2015-6-18 18:03:09

我在使用另一個.v時卻有(include 3 PG ports)，那是如何知道的?謝謝。這時我在畫power net 時，NET TYPE 就為POWER。

dan_chung_89 · 发表于 2015-6-24 09:28:50

請問一下有沒有人可以幫忙回覆上問題，謝謝。

mangotango · 发表于 2015-8-14 03:36:08

great post

[求助] 有關icc save問題

站长推荐 /1