关于跨时钟域的同步问题

linghuqiubai · 发表于 2015-6-10 09:32:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

对于电平信号跨时钟域的情况，可以用寄存器打两拍，这个我知道。之前偶然听人说过，在同步的时候，直接打两拍，不需要复位（大概类似于下面的代码这样），不知道这个是什么意思？为什么不用复位呢？以及，不知道大家是怎么做的？
我说的是FPGA嗯……

always @ (posedge clk2)
begin
data_r1 <= data;
data_r2 <= data_r1;
end

菜鸟要飞 · 发表于 2015-6-10 09:49:04

为什么要复位？

richardxingxing · 发表于 2015-6-10 10:25:40

如果是数据流信号的delay，可以不用复位，因为初始态不影响数据流；如果是控制流的delay，需要加复位，因为上电初始化的状态有可能影响控制状态

linghuqiubai · 发表于 2015-6-10 11:20:28

回复 3# richardxingxing

感谢~

linghuqiubai · 发表于 2015-6-10 11:23:17

回复 3# richardxingxing

那如果我给控制信号设置了初值，是不是就不用复位了呢？ FPGA可以设置配置完成后的初值。

xiaohonging · 发表于 2015-6-10 13:22:12

回复 3# richardxingxing

NICE

richardxingxing · 发表于 2015-6-11 14:19:09

回复 5# linghuqiubai

如果只是简单的子模块设计，你可以这么做；如果是一个大的多模块设计，或者需要由几个人合作完成的设计，不就有风险了？我的建议是不要再任何地方留不确定性

linghuqiubai · 发表于 2015-6-11 16:09:43

回复 7# richardxingxing

好的，谢谢。因为之前看到过说Xilinx推荐能不用复位就不用复位，虽然不太明确这个能不用复位是什么情况……

lin258871411 · 发表于 2015-6-11 16:48:07

不同的应用场合处理不同，不需要复位的情况一般在数据流应用的时候，但是比如你做FIFO的格雷码同步就必须要初始化了

linghuqiubai · 发表于 2015-6-12 09:00:51

回复 9# lin258871411

多谢！

[求助] 关于跨时钟域的同步问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2