在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3148|回复: 8

[求助] fall dff + and 构成的 icg 是如何避免毛刺的

[复制链接]
发表于 2015-6-5 10:36:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


上图中是用 fall dff + and 构成的 icg,我画了下时序图,但最后还是存在毛刺的;请问时序图中哪里有画的不对吗?
发表于 2015-6-5 11:14:01 | 显示全部楼层
你的意思是说fall dff吗?一般用的是fall latch吧。
 楼主| 发表于 2015-6-5 13:51:15 | 显示全部楼层
回复 2# timchen0716


   图没有上传成功;有latch的 也有dff的
   02.jpg
发表于 2015-6-5 16:38:45 | 显示全部楼层
功能上latch和flipflop都可以,但是latch时序上会更好,可以借时间。
而且面积上,功耗上也有优势。

毛刺方面,用或逻辑效果更好吧。
发表于 2015-6-8 19:28:11 | 显示全部楼层
首先,同意4楼说法,latch比dff好的方面是可以借时间。
关于毛刺呢,按照lz画得图是由毛刺的。但是这种情况基本不可能出现。
1. 一般工艺里都有clk_gate cell,在这个cell里面latch和and放得都很近,所以不会出现clk->B的延迟很大的情况。
2.即使是不用clk_gate cell,也不会出现clk->B的routing delay大于latch的ck->q。
 楼主| 发表于 2015-6-8 20:05:36 | 显示全部楼层
回复 5# timchen0716

是不是latch相对于dff来说还有个优点:”latch在安全期关闭前(一拍以内)gate就会通过,dff要到触发沿之后(一拍之后)才通过“,但是从1#中的图没有看出dff做的icg会慢一拍啊
发表于 2015-6-8 20:26:05 | 显示全部楼层
给你扒出了个老帖子,你看看有没有用:
http://bbs.eetop.cn/thread-371057-1-1.html
发表于 2015-6-8 21:16:18 | 显示全部楼层
老帖子挺好!latch也有setup时间,所以也要注意。
发表于 2015-6-10 14:37:27 | 显示全部楼层
老帖子不错,学习了,自己的储备还是不够啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 09:50 , Processed in 0.024482 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表