在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: jiazhang

[求助] clock gate cell的结构问题

[复制链接]
发表于 2019-11-19 17:17:52 | 显示全部楼层
本帖最后由 ZHOUDS 于 2019-11-20 17:05 编辑

ICG的时序和毛刺不是一回事啊。


发表于 2019-11-19 17:46:45 | 显示全部楼层
本帖最后由 ZHOUDS 于 2019-11-20 16:31 编辑


jiazhang 发表于 2015-6-5 11:14
回复 4# icfbicfb
版大,我想问下,用 latch+and/or 构成的icg就是为了避免毛刺


发表于 2019-11-20 17:18:30 | 显示全部楼层
感觉楼主画的图有些不对,我也不确定,我自己画了一个。有谁帮忙看一下?对不对


IMG_20191120_171252.jpg
发表于 2019-11-21 12:28:19 | 显示全部楼层
学习了
发表于 2020-3-16 19:47:13 | 显示全部楼层


ZHOUDS 发表于 2019-11-20 17:18
感觉楼主画的图有些不对,我也不确定,我自己画了一个。有谁帮忙看一下?对不对


求版主回答!!!
发表于 2021-10-25 09:48:27 | 显示全部楼层
感谢分享
发表于 2022-11-29 14:58:09 | 显示全部楼层
学习了
发表于 2023-6-9 15:10:23 | 显示全部楼层
学习其中的电路图
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 23:47 , Processed in 0.019421 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表