16-bit split capacitor SAR ADC design , 预研

lesking

关注一下

billlin

這需要Analog Flow and Digital Flow都要會,
Step1. > Matlab high level behavior simulation
Step 2.> 先Tapeout analog part Circuit + FPGA (Calibration Algorithm)
完成Step. 1 , enter Step2.
Step3.> Analog Circuit + Synthesis Digital Circuit for Calibration Algorithm-> Tapeout.  
所以想要一個類比工程師單獨完成Calibration SAR ADC 是非常困難的,甚至是不可能的
公司都會Analog 工程師搭配一個Digital 工程師或數個Digital 工程師來完成SAR Calibration ADC.
單靠一個人要做出Calibraiton SAR / Pipelined ADC ,
很困難,除非念博士班,可以慢慢讓您做一年以上.

xlstoner

国内现在做成功的吗，想知道有什么好的解决方案

lishiliang

回复 23# xlstoner


   我有个同事之前抄过一个TI的16bit 的SARADC，里面有两个一模一样的ADC，一个用来校准用的，正常工作时就一个工作。结构上是分段式电容阵列的，分了4段，高位段4bit，用于采样，单位电容用了1pF，其他段的单位电容都是小尺寸的。好像是用了swapping-cap的技术来改善INL和DNL。

ralphtwtw

16-bit split capacitor SAR ADC design

JustdoitAbel

lishiliang 发表于 2016-9-24 17:37
回复 23# xlstoner

你好，请问是哪颗，也在做16bits的sar，想参考一下