IC5141电路图提取网表出问题

daifengjia1981 · 发表于 2015-6-3 10:11:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我是个菜鸟，接触这个软件才2周。想用calibre使用DRC和LVS，版图能通过DRC，LVS需要从电路中提取网表，但我IC5141在提取网表时，在CIW中出现如下问题：
ERROR: Netlister: unable to descend into any of the views defined in the view list: "hspiceS spice cmos_sch cmos.sch schematic" for instance nmos in cell inv.
Either add one of these views to: Library: gpdk180 Cell: nmos or modify the view list to contain an existing view.
使用的库是GPDK180_v3.2。

请问哪位大侠能帮忙解答一下如何解决？
非常感谢

legend03u8z · 发表于 2015-6-3 10:31:58

回复 1# daifengjia1981

export cdl的时候选择schematic view

daifengjia1981 · 发表于 2015-6-3 11:00:33

回复 2# legend03u8z
可否说说详细步骤。我现在是先打开原理图，然后进入ADE，然后再SETUP中选择simulator/Director...，在弹出窗口中选择Hspice，然后选择simulation下的Netlist--》create Final
但告诉我的就是那两个错误，且没有netlist生成

legend03u8z · 发表于 2015-6-3 11:37:41

回复 3# daifengjia1981

nonono，这是create verilog netlist 你在CIW里边点file->export->cdl 注意选择analog模式

daifengjia1981 · 发表于 2015-6-4 10:24:22

回复 4# legend03u8z

按照你的方法试了，通过了，非常感谢

佩王 · 发表于 2015-7-27 14:40:28

回复 4# legend03u8z

用脚本怎么实现电路cdl网表提取，我用的是ic61，用这个命令si.
-batch -command netlist运行不了啊？

zhou_charles · 发表于 2015-11-1 16:09:37

我的需要设置fullpath,在哪里设置？

bruce_tan · 发表于 2018-3-5 22:22:39

路过，了解一下，谢谢

note30933 · 发表于 2018-3-6 08:12:43

good support

[求助] IC5141电路图提取网表出问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1