LDO输出噪声对VCO相位噪声的影响

九段演员不是梦

小弟在55nm工艺1.8V电源电压下设计的输出电压为1.2V的LDO，LDO输出端加了20pF的去耦电容，给5GHz的VCO供电，VCO的相位噪声变差的很厉害，在1MHz频偏下相位噪声变差了30dB。是的，30dB ...
      带隙基准采用的电压求和模式，带隙放大器用的最普通的7管二阶放大器。误差放大器采用的折叠栅二级运放，经过分析，导致VCO的相位噪声变差这么多主要是LDO的输出噪声过大了。。LDO的输出噪声如下表所示。这个输出噪声算很大么？ 会导致VCO的相位噪声变化30dB么？   该怎么样能减小LDO对VCO相位噪声的影响呢？  谢谢各位赐教啦！！！

    

频率（Hz）

      

LDO输出噪声

  
    

1

      

65uV/sqrt(Hz)

  
    

10

      

20uV/sqrt(Hz)

  
    

100

      

6uV/sqrt(Hz)

  
    

1K

      

2uV/sqrt(Hz)

  
    

10K

      

671nV/sqrt(Hz)

  
    

100K

      

273nV/sqrt(Hz)

  
    

1M

      

187nV/sqrt(Hz)

  
    

10M

      

183nV/sqrt(Hz)

  
    

100M

      

47nV/sqrt(Hz)

  
    

1G

      

241pV/sqrt(Hz)

  
    

5G

      

27pV/sqrt(Hz)

  

gm-cfiltersz

得做个低噪声的LDO，不然会恶化很多。

math123

   

得做个低噪声的LDO，不然会恶化很多。
gm-cfiltersz 发表于 2015-5-26 20:45

                               
登录/注册后可看大图

低噪声的bandgap也是难做啊，除非用耗尽管做或者用片外电容滤去噪声

0two

楼主解决了吗，我现在也遇到这个情况

auch0311

谢谢