设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 分享大师的作品——SystemVerilog for Verification(3rd ...

123 / 3 页下一页

发新帖

楼主: jamesning

[资料] 分享大师的作品——SystemVerilog for Verification(3rd) 作者——Chris Spear

发表于 2015-12-13 12:39:07 | 显示全部楼层

顶！！！

回复支持反对

发表于 2015-12-13 12:51:26 | 显示全部楼层

顶！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-12-13 12:53:23 | 显示全部楼层

顶！！！！

回复支持反对

发表于 2015-12-13 18:56:54 | 显示全部楼层

Thank you.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-12-25 22:56:14 | 显示全部楼层

不错的书，学习中

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-12-29 22:49:06 | 显示全部楼层

好东西，留下，多谢楼主提供！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-12-30 15:29:30 | 显示全部楼层

感谢分享。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-8-3 09:02:27 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-8-9 05:48:32 | 显示全部楼层

谢谢，学习

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-8-12 16:05:40 | 显示全部楼层

谢谢

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-13 05:14 , Processed in 0.025956 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表