在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2822|回复: 2

[求助] 铜工艺的电迁移,UG上的话理解不了

[复制链接]
发表于 2015-4-28 14:30:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Copper Interconnect
State-of-the-art process technologies use copper as chip interconnect material because copper
offers not only lower resistivity but also higher resistance to electromigration wearout. However,
copper interconnect structures are not as deep as aluminium structures, so the cross-section area
is smaller and therefore the current densities are higher. As a result, electromigration-based
failures still occur in copper structures.
In contrast to aluminum-based processes, vias built with copper increase the likelihood of
electromigration wearout and require more detailed verification.

这是EPS ug  13.1 版本,第九章,EM效应中的话。 在129/400 页

他说铜的互联结构不如铝的深,还说交界面的面积小导致电流密度大,所以对比铝工艺,孔的位置更容易EM

请大家帮忙从工艺的角度分析一下是什么原理,造成了这个现象。

谢谢大家!!
发表于 2015-5-30 12:01:24 | 显示全部楼层
铜的抗电迁移能力虽然比铝强很多,但工艺已经到深亚微米,所以铜工艺也面临着严重的电迁移问题。
via与line交界的地方电流密度比较大,所以在via与line交界处更容易受EM的影响。
发表于 2019-4-20 17:04:03 | 显示全部楼层
Good Luck
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 22:09 , Processed in 0.018398 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表