在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1377|回复: 4

[求助] systemverilog for vetification中的问题

[复制链接]
发表于 2015-4-27 20:36:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一般仿真器存放数组元素时使用32bit的字边界,byte、shortint、int都放在一个字中。这句话意思是一个字占32bit?,一个字原本不是应该占16bit吗?求解答
发表于 2015-4-28 10:32:29 | 显示全部楼层
通常仿真器底层都是C写的,C通常要求是和机器的位宽一致时,编译器能最佳化,不会浪费空间也不会截断填充存储,性能自然提高。
 楼主| 发表于 2015-4-28 19:44:13 | 显示全部楼层
回复 2# A1985
你的意思是分配空间与占据空间尽可能一致,这样性能最优化?我问的重点是一个字占的空间,它这句话是说占32bit?一般一个字不是占16bit吗
发表于 2015-4-28 23:39:39 | 显示全部楼层
回复 3# chang75161

你可以看看AHB协议,他里面一个word是32bit,不同的系统架构规定不一样
 楼主| 发表于 2015-4-29 16:57:21 | 显示全部楼层
回复 4# seabeam
哦,是这样啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:12 , Processed in 0.023647 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表