在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: cl378454434

[求助] digital sigma delta modulator

[复制链接]
发表于 2015-5-7 02:25:39 | 显示全部楼层
回复 10# cl378454434

推荐你读一下这篇 http://www.aholme.co.uk/Frac2/Mash.htm     (讲的是四阶,但分析的很到位)

digital MASH 确实和 analog modulator 比起来更容易实现,也不存在linearity,因为它无非就是 n 个1bit accumulator叠加到一起

针对你的几个疑问

1.The output has 8-levels and spreads from -3 to 4 with an average between 0 and 1.
看了上面那个链接你就会发现,这个modulator的output是三个accumulator的carry相加减,carry进位要不是0要不是1,所以总的输出是-3和4之间

2.The stable input range normalized to the modulus is from 0 to 1.   
这里提到的是normalized fractional number,因为最终要出来的是一个介于0和1之间的fractional number (fractional N PLL的意义所在),所以modulus会在 N-3 到 N+4之间不停的动态切换(当然N-1, N, N+1出现的频率要高些,N-3,N+4出现频率低),但是平均值是N.f, 这个.f就是0到1之间的一个数

3.Although the input stable range covers from 0 to 1, input levels too close to 0 or 1 will generate high-level in-band spurs at the synthesizer output.
我楼上已经分析过了这个spur的原因

4.Since the input to the digital SDM is a dc level, to avoid limit cycles in the modulators, a long bit-length input has to be used.
limit cycle指的是 non linear 系统中一个周期性现象,就是说看似随机的序列其实还是有个周期,只是周期很长(可以类比LFSR,自己去查)。sigma delta mondulator还是一个non linear的系统,所以会有limit cycle. bit length越长意味着这个周期越长,所以在长周期之内一切看起来还是random的,所以会要好些,否则limit cycle 会产生一些low frequency spur
 楼主| 发表于 2015-5-7 23:35:09 | 显示全部楼层
回复 11# albert815


    非常感谢大神的回复,小弟明白了许多,但是输出范围在-3~4之间这个问题还是不太明白,就像链接里面的MASH1-1-1-1结构,如果四个accumulator的carry都为1,那么modulator的输出最大也才是4,怎么会达到8呢??
发表于 2015-5-8 00:11:14 | 显示全部楼层
回复 12# cl378454434

每个carry不光和前一个carry相加,同时自己还有一个delay path再相加,这个delay之后的值也有可能是1

这个delay path相当于integrator了,所以可以看成Low pass filter
 楼主| 发表于 2015-5-9 23:39:09 | 显示全部楼层
回复 13# albert815


    那上面每个delay path与carry是相减啊,感觉output到不了8的,您能不能干脆把输出为8时,每个carry输出以及delay path输入的值跟我说下??谢谢,跪求~
发表于 2015-5-10 00:42:48 | 显示全部楼层
回复 14# cl378454434

就用链接里那个图,看最右的那个绿色的加法器,它的输入是:两个carry,和一个delay再翻转,你可以自己考虑下所有情况,得出的结论是,在任意一个时钟周期,这个绿色加法器传到左边下一级的输出应该是 (2,1,0,-1) 不会再有其他情况

现在看第二个绿色加法器,它的输入是:
前一级加法器的输出(2,1,0,-1),前一级加法器输出的delay加反向(-2,-1, 0,1), 一个carry (0,1)
考虑所有可能的组合:比方说 4= 2+1+1, -3=-1+(-2)+0


所以所有的可能是(-3,-2,-1,0,1,2,3,4)


到这里就已经是3rd order了


希望对你有帮助
 楼主| 发表于 2015-5-10 10:07:25 | 显示全部楼层
回复 15# albert815


    非常感谢,大神好人啊,跪谢~~
发表于 2015-7-9 22:09:33 | 显示全部楼层
Kaveh_Hosseini_Michael_Peter_Kennedy_Minimizing_Spurious_Tones_in_Digital_Delta-Sigma_Modulators
发表于 2016-1-16 23:31:06 | 显示全部楼层
not bad
发表于 2016-4-28 09:46:44 | 显示全部楼层
非常感谢~
发表于 2016-4-28 09:50:23 | 显示全部楼层
看看。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-7 08:02 , Processed in 0.024917 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表