在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: ljjbunny

[求助] 做lvs,std被打散

[复制链接]
发表于 2015-4-23 18:13:48 | 显示全部楼层
本帖最后由 damonzhao 于 2015-4-23 18:15 编辑

回复 10# ljjbunny

你单独做这个cell的LVS能通过么?

不是很明白你说的具体的情况,但是建议你修改lvs rule试试:
   LVS REDUCE PARALLEL MOS NO/YES
   LVS REDUCE SPLIT GATES NO/YES
红色字体选择一个,再试试看,看哪个好用。。
发表于 2015-4-23 20:31:27 | 显示全部楼层
缺省都是yes的,  即reduce的,

建议单独对dcap做下lvs,旁边加上filltie单元
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-23 17:39 , Processed in 0.021529 second(s), 17 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表