在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7368|回复: 8

[求助] CTS阶段的hold和DRC的疑问?

[复制链接]
发表于 2015-4-16 15:20:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做了两步的clock_opt,即:
clock_opt  -only_cts  -no_clock_route
set_fix_hold [all_clocks]
extract_rc
clock_opt -only_psyn  -area_recovery  -no_clock_route

1.ICC报出有hold违例,report出详细路径如下,不知道该如何解决,在这个阶段是需要用手动去修改吗还是自动就可以修复了?有什么修改的方法可供选择?

2.max_transition和fanou都增加了新的violation,提示为dont_touch,应该是clock synthsize造成的,这样种情况该怎样处理或考虑呢?在这个阶段,是对它set_clock_tree_options加紧约束,让clock_opt自动去多修复几次来解决这个问题吗?还是有别的处理方法 ?

3.clock_opt的时候operating_condition需要设置为min或者min_max吗?感觉默认好像是max的。


由于初学,所以希望大侠能给于一个思路上的提示,非常感谢!!!
1.png
2.png
3.png
4.png
5.png
发表于 2015-4-16 16:34:38 | 显示全部楼层
1 hold violation:
第一条path: insert buffer就修掉了,0.03ns很少slack,
第2条path:不同clock之间,需要修么?找前端确认,
第3条:insert buffer可以修掉,

2.在set_clock_tree_options -max_transition 设了0.5么, 1ns有点大,不过也不是太过分,
时钟是多少频率的? 这个需要在cts之前设,做完了设肯定没用了,
fanout没关系,

3.用max
发表于 2015-4-16 16:37:19 | 显示全部楼层
回复 1# haizhihuaxyh


    你先看看你的capture clock latency为什么那么大
 楼主| 发表于 2015-4-16 17:26:24 | 显示全部楼层
回复 3# Alicezw

嗯,这个该如何看呢?用什么指令?看了之后又如何处理?因为初学,不是很懂?请不吝赐教一下,多谢了!
发表于 2015-4-17 10:13:55 | 显示全部楼层
回复 5# haizhihuaxyh


report_timing 到你需要报的CK端就好了。怎么去fix,首先你要分析你的path,看看是什么情况导致latency很大,然后再采用相应的办法。如果是由于placement不好,那当然就要往这方面考虑,如果多插了buffer,就remove掉,还有size cell,insert buffer等等
 楼主| 发表于 2015-4-17 15:35:38 | 显示全部楼层
回复 6# Alicezw
嗯,多谢你的帮助,我report分析一下看看先
发表于 2015-5-28 02:09:11 | 显示全部楼层
怎么都看不到回答呢
发表于 2017-11-18 14:32:47 | 显示全部楼层
。。怎么取得权限看这个问题的回答啊,想看看
发表于 2017-11-19 15:11:36 | 显示全部楼层
此帖仅作者可见
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:45 , Processed in 0.026889 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表